■■■　SAMマイコンの道標(SAML1x)　■■■

【機能比較（SAML1x）　2019/11/16 追加】

24pin～32pinの機能を示します。

項目	共通	L10	L11
セキュリティ強化	-	-	有
オペアンプ	3個	←	←
汎用タイマ	3本	←	←
10bit DAC	1	←	←
12bit ADC	5(24pin) 10(32pin)	←	←
アナログコンパレータ	1(24pin) 2(32pin)	←	←
シリアル通信	2(24pin) 3(32pin)	←	←
メモリ	FROM→ SRAM→ DataFlash 2KB	16/32/64KB 4/8/16KB	16/32/64KB 8/8/16KB

【端子一覧（SAML1x）　2019/11/22 更新】

24pin～32pinの端子マッピングを示します。
　E.m　　　EXTINT[m]　外部割込み
　An.m　　ADCn/AIN[m]　AD用アナログ入力
　Sn.m　　SERCOMn/PAD[m]　シリアルＩ／Ｆ（Ｉ^２Ｃ不可）
　Sn+m　 SERCOMn/PAD[m]　Ｉ^２Ｃ可能シリアルＩ／Ｆ
　Un.m　　TCn/WO[m]　　　　　基本タイマ
　Co.m　　AC/CMP[m]　　　　　アナログコンパレータ出力
　Ci.m　　AC/AIN[m]　　　　　　アナログコンパレータ入力
　G.m　　 GCLK_IO[m]　　　　　汎用クロック入出力
　*印　　　High Sink端子（吸込電流増強端子）
　■32pinのみ　　　　　　　　　　　　　　　　　　　　　　XOSC32ガード：32k発振のジッタを低減する場合なるべくレベル固定とする。

24pin SSOP	24pin VQFN	32pin WLCSP	32pin VQFN TQFP	端子名	電源系	A 外部割込	B Ref	B ADC	B 比較入力	B オペ Amp	C 通信	D 通信	E タイマ	H クロック比較出力	その他
5	2	A2	1	PA00	VDDANA	E.0				OA1-		S1.0	U2.0		XIN32
6	3	A3	2	PA01	VDDANA	E.1				OA1+		S1.1	U2.1		XOUT32
7	4	A4	3	PA02	VDDANA	E.2	VOUT	A.0		OA0-		S0.2			XOSC32ガード
8	5	B3	4	PA03	VDDANA	E.3	VrefA	A.1		OA2-		S0.3			XOSC32ガード
9	6	B4	5	PA04	VDDANA	E.4	VrefB	A.2	Ci.0	OA2out		S0.0	U0.0
10	7	A5	6	PA05	VDDANA	E.5		A.3	Ci.1	OA2+		S0.1	U0.1
		C4	7	PA06	VDDANA	E.6		A.4	Ci.2	OA0+		S0.2	U1.0
		B5	8	PA07	VDDANA	E.7		A.5	Ci.3	OA0out		S0.3	U1.1
11	8	B6	9	VDDANA
12	9	C6	10	GNDANA
13	10	D4	11	PA08	VDDIO	NMI		A.6			S1.0	S2.0
		D6	12	PA09	VDDIO	E.0		A.7			S1.1	S2.1
		C5	13	PA10	VDDIO	E.1		A.8			S1.2	S2.2		G.4
		D5	14	PA11	VDDIO	E.2		A.9			S1.3	S2.3		G.3
14	11	E6	15	PA14	VDDIO	E.3					S2.2	S0.2	U0.0	G.0	XIN
15	12	E5	16	PA15	VDDIO	E.4					S2.3	S0.3	U0.1	G.1	XOUT
16	13	D3	17	PA16＊	VDDIO	E.5					S1+0	S0+0		G.2
17	14	F5	18	PA17＊	VDDIO	E.6					S1+1	S0+1		G.3
18	15	E4	19	PA18	VDDIO	E.7					S1.2	S0.2	U2.0	Co.0
19	16	E3	20	PA19	VDDIO	E.0					S1.3	S0.3	U2.1	Co.1
20	17	F4	21	PA22＊	VDDIO	E.1					S0+0	S2.0	U0.0	G.2
21	18	F3	22	PA23＊	VDDIO	E.2					S0+1	S2.1	U0.1	G.1
		F2	23	PA24	VDDIO	E.3					S0.2	S2.2	U1.0
		E2	24	PA25	VDDIO	E.4					S0.3	S2.3	U1.1
		D2	25	PA27	VDDIO	E.5								G.0
22	19	C2	26	RESET	VDDIO
23	20	E1	27	VDDCORE
24	21	D1	28	GND
1	22	C1	29	VDDOUT
2	23	B1	30	VDDIO
3	24	B2	31	PA30	VDDIO	E.6						S1.2	U1.0	G.0	SWCLK
4	1	C3	32	PA31＊	VDDIO	E.7						S1.3	U1.1		SWDIO

【消費電流（SAML1x）　2019/12/9 追加】

SAML1xは、能力レベル設定として低速のPL0、高速のPL2の２種類があります。
また電源生成方法として、LDO(リニア)、BUCK(スイッチング)の２種類があります。
リセット時は、PL0, LDOでスタートします。
さらに動作モードとしてACTIVE, IDLE, STANDBY, OFFの４種類があります。
以下代表的な消費電流です(単位μA, 3.3V電源のmax値)。コアと最低限必要な発振系のみの値です。

動作モード	PL0		PL2
動作モード	LDO	BUCK	LDO	BUCK
ACTIVE (*)	672 DFLLULP 8MHz	200 DFLLULP 4.88MHz	3,072 DFLLULP 32MHz	1,125 DFLLULP 26.78MHz
ACTIVE (*)	664 OSC16M 8MHz	312 OSC16M 8MHz	2,848 FDPLL96M 32MHz	1,248 FPPLL96M 32MHz
IDLE	264 DFLLULP 8MHz	118 DFLLULP 4.88MHz	608 DFLLULP 32MHz	268 DFLLULP 26.78MHz
IDLE	288 OSC16M 8MHz	168 OSC16M 8MHz	832 FDPLL96M 32MHz	384 FPPLL96M 32MHz

*：COREMARK/FIBONACCI演算時
　

【発振回路(SAML1x)　2019/12/9　追加】

　SAML1xには、高速発振器４種類、低速発振器２種類を搭載しています。

名称	用途	出力周波数	精度（特記無きはVcc=3.3V）	消費電流[μA]　(typ.は25℃時, max.は85℃時), Vcc=3.3V
OSC16M	内部高速発振	4～16MHz	±1%(25℃), ±5%(-40～85℃)	139(4MHz), 169(8MHz), 195(12MHz), 225(16MHz)。いずれもmax値
DFLLULP	超低電力逓倍発振(入力32k)	～32MHz	PL0：8MHz-3.8%/+3.2%, PL2：32MHz-3.2%/+3.4%　(LDO電源時) PL0：4.88MHz-16.3%/+38.9%, PL2：26.78MHz-8.7%/+16.3% (Buck電源時)	93(PL0モード8MHz), 223(PL2モード32MHz)　 (LDO電源時) Buck電源時は記載なし。特性が悪いのでBuck電源時は実用にならず。
FDPLL96M	逓倍発振(入力32k～2MHz)	8～96MHz	入力に依存	432max.(PL0モード48MHz), 777max.(PL2モード96MHz)
XOSC	外部水晶発振(高速)	0.4～32MHz	外部発振子に依存	101(4MHz), 153(8MHz), 329(16MHz), 940(32MHz)。いずれもAGC=ON時のmax値
OSCULP32K	内部超低電力発振	32.768kHz	-5.9%/+5.4%(Ta25℃), -24%/+20%(-40～85℃, 1.62～3.63V)	データシートE版には記載無し
XOSC32K	外部水晶発振(低速)	32.768kHz	外部発振子に依存	0.309typ., 0.606max.

■OSC16Mの出力周波数は以下になります。リセット時はこの発振器が4MHzで動作を開始し、CPUへクロック供給します。
　　　出力周波数 = 4n MHz　　　　　　[ただし n = 1～4 (OSC16MCTRL.FSELレジスタ設定値 + 1)]

■DFLLULPの出力周波数は、能力レベル(PL0かPL2)および電源生成方法(LDOかBUCK)によって上限が変わります（上表の精度欄は上限周波数で規定）。標準値(typ.),最小値(min.)はマニュアルE版では規定されていません。
　　　出力周波数 = 入力周波数 x DFLLULPRATIOレジスタ値
　またキャリブレーションデータ（メモリアドレス0x00806020の下記ビット）を読み取ってレジスタ(DFLLULPCTRL.DIV)に格納する必要があります。
　　　PL0の場合：bit8-6、PL2の場合：bit11-9

■FDPLL96Mの逓倍率は、1/16単位で指定できます。整数部をLDR、分数部をLDRFRACとすると、
　　　発振周波数 = 入力周波数 x (LDR + 1 + LDRFRAC/16)　　　[ただし発振範囲は、32～48MHz(PL0)または32～96MHz(PL2)], [XOSC入力時は分周設定で2MHz以下にする]
　　　出力周波数 = 発振周波数 / n　　　　　　　　　　　　　　　　　　[ただし n = 1, 2, 4 のいずれか(DPLLPRESCレジスタで指定)]
となります。入力32.768kHzの場合、96MHz発振なら理論誤差0で逓倍できます(LDR = 2928, LDRFRAC = 11)。48MHz発振時は21ppmの理論誤差が出ます(LDR = 1463, LDRFRAC = 14)。

■32k発振端子に注意
　XOSC32を使用する場合は、ジッターに影響しないように下記ピンの信号の遷移時間を50μｓ以上（周波数１０kHz以下）にする必要があります。
　　　WLCSP以外のパッケージ：PA02, PA31　　　WLCSP：PA30

　

【クロック生成 GCLK(SAML1x)　2019/12/9 追加】

　発振回路等→クロック生成器→各種周辺回路、および周辺回路アクセス用のバス・クロックの順でクロックを供給します（一部除く）。
　SAML1xにはクロック生成器が５個あり、生成器0のみリセット後も動作します。他の生成器はリセットで停止します。

クロック・ソース選択		クロック生成器分周設定			クロック供給先（代表例）（詳細後述）
設定値	ソース名称	生成器番号	分周範囲 (補足2参照)	リセット時	選択可能生成器	対象ブロック
0	XOSC	0	1/1～1/n～1/255, 1/2～1/(2ⁿ⁺¹)～1/512 注意：速度を落としすぎるとデバッガが二度と反応しなくなるかも？	OSC16M, 1/1, 動作	生成器0のみ	CPU、バス等（MCLK：メインクロック・コントローラ）
1	クロック入力端子（ポート）	1	1/1～1/n～1/65535, 1/2～1/(2ⁿ⁺¹)～1/131072	停止	生成器0～4	周辺回路ch0：FDPLL96Mへのソースクロック
2	クロック生成器1 の出力	2	1/1～1/n～1/31, 1/2～1/(2ⁿ⁺¹)～1/512	停止	： (同上)	：
3	OSCULP32K	3	↑	停止	生成器0～4	周辺回路ch11：SERCOM0（シリアル・コミュニケーションI/F 0)
4	XOSC32K	4	↑	停止	生成器0～4	周辺回路ch12：SERCOM1（シリアル・コミュニケーションI/F 1)
5	OSC16M				： (同上)	：
6	DFLLULP				生成器0～4	周辺回路ch14：TC0, TC1（基本タイマ）
7	FDPLL96M				： (同上)	：
8～	予約				無し(32k系発振回路直接)	RTC, WDT(Watchdog Timer), EIC(External Interrupt Cont.)

注意1：CPUから周辺回路をアクセスするためのバスクロックの供給／停止の選択はMCLKにおいて行います（対象周辺回路ごと）。詳細後述。
注意2：CPUから周辺回路のレジスタをアクセスする場合に同期化処理が必要になる場合があります(詳細後述)
補足1：MCLK(メイン・クロック・コントローラ)内で、さらに1/1～1/255分周が可能です。
補足2：分周範囲はGENCTRLn.DIVSELの設定により1/nか1/(2ⁿ⁺¹)が選択可能ですが、1/(2ⁿ⁺¹)の方はマニュアルに記載のない上限があります。上記上限はSAMC21で実測した結果です。生成器0を4MHz/512=7.8kHzに設定したらデバッガが反応しなくなりました（PICkit4, Snapとも）。

■パス・クロック供給(SAML1x)
　CPUから周辺回路をアクセスするにはバス・クロック供給が必要です。SAML1xの場合はデフォルトですべてイネーブルになっています。
　逆にローパワー化のためには、メインクロック･コントローラ(MCLK)のレジスタ設定によって使用しない部分への供給を止める必要があります。

bit名(位置)	対象	bit名(位置)	対象	bit名(位置)	対象
AHBMASK.APBA (0)	周辺バス・ブリッジA	APBAMASK.OSC32KCTRL (5)	低速発振器制御	APBCMASK.EVSYS (0)	イベント制御
AHBMASK.APBB (1)	周辺バス・ブリッジB	APBAMASK.SUPC (6)	電源供給制御	APBCMASK.SERCOM0 (1)	シリアル通信0
AHBMASK.APBC (2)	周辺バス・ブリッジC	APBAMASK.GCLK (7)	クロック生成	APBCMASK.SERCOM1 (2)	シリアル通信1
AHBMASK.DMAC (3)	DMAC	APBAMASK.WDT (8)	ウォッチドッグ	APBCMASK.SERCOM2 (3)	シリアル通信2
AHBMASK.DSU (4)	デバイス･サービス・ユニット	APBAMASK.RTC (9)	時計	APBCMASK.TC0 (4)	汎用タイマ0
AHBMASK.PAC (6)	周辺アクセス保護	APBAMASK.EIC (10)	外部割込制御	APBCMASK.TC1 (5)	汎用タイマ1
AHBMASK.NVMCTRL (7)	フラッシュ制御	APBAMASK.FREQM (11)	周波数計	APBCMASK.TC2 (6)	汎用タイマ2
AHBMASK.TRAM (12)	Trust RAM	APBAMASK.PORT (12)	ポート	APBCMASK.ADC (7)	AD変換
APBAMASK.PAC (0)	周辺アクセス保護	APBAMASK.AC (13)	コンパレータ	APBCMASK.DAC (8)	DA変換
APBAMASK.PM (1)	パワー管理	APBBMASK.IDAU (0)	IDAU (L11のみ)	APBCMASK.PTC (9)	タッチ制御
APBAMASK.MCLK (2)	メインクロック制御	APBBMASK.DSU (1)	デバイス･サービス・ユニット	APBCMASK.TRNG (10)	乱数生成
APBAMASK.RSTC (3)	リセット制御	APBBMASK.NVMCTRL (2)	フラッシュ制御	APBCMASK.CCL (11)	カスタム・ロジック
APBAMASK.OSCCTRL (4)	高速発振器制御	APBBMASK.HMATRIXHS (4)	バスマトリクス	APBCMASK.OPAMP (12)	オペアンプ

■周辺回路へのクロック供給(SAML1x)
　周辺回路を動作させるにはクロック供給が必要です。
　GCLK->PCHCTRL[周辺ch番号].bit.GEN　に供給元の生成器番号を設定し、
　GCLK->PCHCTRL[周辺ch番号].bit.ENABLE を1にすれば供給します。

ch番号	供給先	ch番号	供給先	ch番号	供給先
0	FDPLL96Mリファレンス入力	10	シリアル通信0～2の低速用(*)	20	カスタム･ロジック
1	FDPLL96M 32kHzクロック	11	シリアル通信0(コア)
2	DFLLULPクロック	12	シリアル通信1(コア)
3	外部割込制御	13	シリアル通信2(コア)
4	周波数計(測定用)	14	汎用タイマ0,1
5	周波数計(参照用)	15	汎用タイマ2
6	イベント・チャネル0	16	AD変換
7	イベント・チャネル1	17	コンパレータ
8	イベント・チャネル2	18	DA変換
9	イベント・チャネル3	19	タッチ制御

＊：シリアル通信の低速用は、Ｉ２Ｃの特定機能で使用（例えばSMBusタイミング）。

■レジスタ・アクセスの同期化処理
　周辺回路の一部のレジスタは、CPUバスからアクセスする場合に同期化処理が必要になります（CPUバスと周辺クロックの違いにより）。
　（１）書き込み時
　　　各周辺レジスタの中でレジスタのPropertyにWrite-Syncronizedと書かれているものは、
　　同期待ち（Synchronization Busy）レジスタの対応フラグが1の間は「書き換え中」なのでアクセスしてはいけません。
　　　例えば、SERCOM USARTのCTRLBレジスタの中にRXEN(受信許可)、TXEN(送信許可)のビットがありますが、
　　これをビット・アクセスで連続して書き換えるのはNGです。一般的には、ビットアクセスではなく、ワードアクセスでRXEN,TXENを同時に書き換えればよいのですが、
　　何かの事情でどうしても1ビットづつ書き換えたい場合は、ビジーフラグが0になってから次のアクセスします。
　　　　　例（この例は例外だが、他のレジスタでは必要になる場合があるかも）：
　　　　　　　　SERCOM1->USART.CTRLB.bit.RXEN = 1;
　　　　　　　　while (SERCOM1->USART.SYNCBUSY.bit.CTRLB);
　　　　　　　　SERCOM1->USART.CTRLB.bit.TXEN = 1;

　（２）読み出し時
　　　レジスタのPropertyにRead-Synchronizedと書かれているものは、このレジスタの読み出しに先だって「読み出し要求(作法は周辺回路による)」を行って、
　　同期待ち（Synchronization Busy）レジスタの対応フラグが0に戻ってから読み出しを行います。
　　　　　例（カウンタ値の読み出し）：
　　　　　　　　TC0->COUNT16.CTRLBSET.bit.CMD = 4;　　//カウント値の読み出し要求.
　　　　　　　　while (TC0->COUNT16.SYNCBUSY.bit.COUNT);
　　　　　　　　(格納先) = TC0->COUNT16.COUNT.reg;
　

【フラッシュ(SAML1x)　2019/12/9 追加】

　SAML1xのフラッシュのウエイト数に対する最大動作速度[MHz]を下表に示します。

能力レベル：電圧	wait0	wait1	wait2
PL0：1.62V以上	6	8	8
PL0：2.7V以上	7.5	8	8
PL2：1.62V以上	14	28	32
PL2：2.7V以上	14	32	32

　耐久性は、書き込み回数 25,000回(min)、25,000回書き込み後の保持年数10年(min)、100回書き込み後の保持年数25年(min)です。
　書込／消去の速度は、ページ書込2.5ms(max)、行消去6ms(max)
　

【データフラッシュ(SAML1x)　2020/1/26 追加】

　SAML1xにはデータ専用フラッシュ領域があります。SAMC2xとは多少異なる点があます。
■アドレス0x40 0000～。ページサイズ(書き込み単位)=64バイト、ロウサイズ（消去単位）=256バイトです。(サイズは機能比較に記載)
■NVMCTRL.CTRLA.CMDに設定するコマンド（書き込みおよび消去）は、プログラム領域と共通のコマンドになっていて、アドレス・レジスタ(NVMCTRL->ADDR)の領域選択ビット(ARRAY[1:0])でデータフラッシュ領域の指定を行います。
■フラッシュ領域へライトしたデータはいったんページバッファに保存されます。保存されたデータは書き込みコマンドの発行でフラッシュに書き込まれます(マニュアルモード時)。
■注意：消去コマンド実行前に設定する対象アドレスですが、アドレス・レジスタ(NVMCTRL->ADDR)にバイトアドレスを指定するのか、ハーフワードアドレス(16bit単位アドレス)を設定するのかあいまいです(データシートE版には両方の記述がある)。ADDRを間接的に設定する場合はバイトアドレスで行えます。
　（直接法）　NVMCTRL_ADDR = (領域選択指定　<< 22) | オフセット;　　　→オフセットがバイト単位かハーフワード単位かは未確認（レジスタ説明にはByte aligned addressとあり、行消去説明には16bit単位とあります）
　（間接法）　*(long*)(対象アドレス) = 0;　　　　　　　　　　　　　　　　　　　→バイトアドレスで指定します。
■書き込みや消去の完了は、NVMCTRL.STATUS.READYで判定します（"1"で完了）。なおデータフラッシュの書き込み中／消去中でもプログラム領域の読み出しは可能なので、コマンド発行後にプログラムが停止(完了待ち)することはありません。
■SAML1xの場合、データフラッシュ領域のアクセス・サイクルがプログラム領域より1クロック増えます。
　

【メモリマップ(SAML1x)　2019/12/9 追加】

■リトル・エンディアン
■I/Oポートも1クロック・アクセス
■メモリ・マップ（コア機能以外も含む。☆にはセキュアエリア含む）

アドレス範囲	区分	アドレス	用途	L10	L11
0～	内蔵フラッシュ	0～	ベクタ･テーブル(詳細次表)、プログラム・コード	○	○
		0x0040 0000～ 0x0040 07FF	データ・フラッシュ	○	○
		0x0080 4000～ 0x0080 401F	パワーオン時自動反映(DS 10.2.1参照)	○	○
		0x0080 6020～ 0x0080 602F	ADC,DFLLULP調整データ使用時は必ず読取って設定のこと(DS 10.2.2参照)	○	○
		0x0080 6030～	温度センサ補正データ(DS 10.2.3参照)	○	○
		0x0080 C000～ 0x0080 C0FF	ブート設定	○	○
		0x0080 A00C, 0x0080 A040～	シリアル番号(128bit) (DS 10.3参照)	○	○
		0x0200 0000～ 0x0200 1FFF～	ブートROM	○	○
0x2000 0000～	内蔵RAM	0x2000 0000～	内蔵RAM	○	○
0x4000 0000～	周辺ブリッジA	0x4000 0000～	PAC, PM, MCLK, RSTC	○	☆
		0x4000 1000～	OSCCTRL, OSC32KCTRL, SUPC, GCLK	○	○
		0x4000 2000～	WDT, RTC, EIC, FREQM	○	☆
		0x4000 3000～	PORT, AC	○	☆
0x4100 0000～	周辺ブリッジB	0x4100 2000～	DSU, NVMCTRL, DMAC, HMATRIXHS	○	☆
0x4200 0000～	周辺ブリッジC	0x4200 0000～	EVSYS, SERCOM0～SERCOM2	○	☆
		0x4200 1000～	TC0, TC1, TC2, ADC	○	○
		0x4200 2000～	DAC, PTC, TRNG, CCL	○	○
		0x4200 3000～	OPAMP, Trust RAM	○	○
0x6000 0000～	IOBUS	0x6000 0000～	IOBUS PORT	○	○
0xE000 0000～	コア内機能	0xE000 0000～	システム制御、システム・タイマ、多重割込み制御 (32bitアクセスのみ可能)	○	○

■ベクター・テーブル

テーブル先頭からのオフセット(ワード単位)	内容
0	リセット時のスタック･ポインタのロード値
1	リセット
2	NMI
3	ハード不良検出
4	予約
5	メモリ管理不正
6	バス不正
7	セキュア不正
8-10	予約
11	SVCall
12	デバッグ・モニタ
13	予約
14	PendSV
15	システム・タイマ
16	多重割込み(NVIC)0　以下詳細は「多重割込制御」参照
17	多重割込み1
：	：
60	多重割込み44

割込みには、15クロックかかるようです(L10、ノーウエイトの場合)。ハードウエアでスタックへ自動退避されるのは戻りアドレス、ステータス・レジスタの他に６本(R0～R3,R12,R14(リンクレジスタ))あります。

　

【多重割込制御 NVIC(SAML1x）　2019/12/9 追加】

■SAML1xには45要因の割込み入力があります。
■制御レジスタ(32bitアクセスのみ可)は合計20本あります。NVIC_ISER～NVIC_ICPRはレジスタ[0]のbit0～bit31が割込み要因0～31、レジスタ[1]のbit0～が割込み要因32～に対応しています。

アドレス	名称	内容	詳細
0xE000 E100～ (2ワード)	NVIC_ISER0～ NVIC_ISER1	割込み許可	リード：割込み許可状態を読み取れます。ライト：1を立てたbitに対応した割込みを許可します。0のbitは許可/禁止状態を変更しません。
0xE000 E180～ (2ワード)	NVIC_ICER0～ NVIC_ICER1	割込み禁止	ライト：1を立てたbitに対応した割込みを禁止します。0のbitは許可/禁止状態を変更しません。
0xE000 E200～ (2ワード)	NVIC_ISPR0～ NVIC_ISPR1	割込み発生	リード：割込み発生状態を読み取れます。ライト：1を立てたbitに対応した割込みを強制的に発生します。0のbitは影響しません。
0xE000 E280～ (2ワード)	NVIC_ICPR0～ NVIC_ICPR1	割込みクリア	ライト：1を立てたbitに対応した割込みをクリアします。0のbitは影響しません。
0xE000 E400～（12ワード）	NVIC_IPR0～ NVIC_IPR11	優先順序設定	割込み要因に対応して1バイト毎に割込みの優先順序を設定します(上位2bitのみ有効)。アクセスは1ワード単位なので、bit7-6, bit15-14, bit23-22, bit31-30を設定することになります。設定値00が高優先、11が低優先です。

■割込みソース対応
　SAML1xの場合です。

番号	割込みソース	番号	割込みソース	番号	割込みソース	番号	割込みソース
0	PM, MCLK, OSCCTRL, OSC32KCTRL, SUPC	12	DMAC1	24	SERCOM0	36	TC2
1	WDT	13	DMAC2	25	SERCOM0	37	ADC
2	RTC	14	DMAC3	26	SERCOM1	38	ADC
3	EIC0	15	DMAC4-7	27	SERCOM1	39	AC
4	EIC1	16	EVSYS0	28	SERCOM1	40	DAC
5	EIC2	17	EVSYS1	29	SERCOM1	41	DAC
6	EIC3	18	EVSYS2	30	SERCOM2	42	PTC
7	EIC4-7	19	EVSYS3	31	SERCOM2	43	乱数生成
8	FREQM	20	EVSYS(NSCHK)	32	SERCOM2	44	Trust RAM
9	NVMCTRL	21	PAC	33	SERCOM2
10	PORT	22	SERCOM0	34	TC0
11	DMAC0	23	SERCOM0	35	TC1

■割込み優先制御
　・同時に複数の割込み要求が発生した場合、割込み優先順序レジスタの設定値が小さい方を優先します。
　　優先順序レジスタの設定値が同じ場合は、ベクタ番号の若い方を優先します。
　・初期状態では、どの優先度の割込みも受付可能です。
　・多重割込み（ある割込みを受付けている中で他の割込みを許可）の場合、新たな割込みの優先順序レジスタの設定値が現在の割込みの値より小さい場合に受付可能です。
　

■■■ SAMマイコンの道標(SAML1x) ■■■

■■■　SAMマイコンの道標(SAML1x)　■■■